(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-31263 (P2000-31263A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

HO1L 21/76

H01L 21/76

L 5F032

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願番号

特願平10-192908

(22)出願日

平成10年7月8日(1998.7.8)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 安間 正俊

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外3名)

Fターム(参考) 5F032 AA35 AA39 AA44 AA66 AA69

AA77 AA78 BB08 DA02 DA23 DA33 DA34 DA44 DA53 DA60


DA74

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 トレンチに形成された分離酸化膜の上にディンプルが残存することを防止し得る半導体装置およびその製造方法を提供する。

【解決手段】 イオン注入あるいは気相、液相、または、固相での熱酸化により、ホウ素等のガラス軟化点温度を低下させる軟化物質層14を、CVD酸化膜6の表面から所定の深さにかけて形成する。その後、CVD酸化膜6を熱処理して非密泊面5近傍を溶解させることにより、ディンプル12を埋込む。それにより、CVD酸化膜6の表面を平坦化し、ディンプル12を有しない分離酸化膜9を形成する。



1

【特許請求の範囲】

【請求項1】 半導体基板にトレンチを形成し、該トレ ンチを埋込むように分離酸化膜を形成する工程と、

前記分離酸化膜の表面から所定の深さにかけて、該分離 酸化膜の軟化点を低下させる元素を分布させる工程と、 前記分離酸化膜に熱処理を加える工程とを含む、半導体 装置の製造方法。

【請求項2】 前記分離酸化膜の軟化点を低下させる元 **索からなる物質を分布させる方法が、イオン注入または** 熱拡散法によって行なわれる、請求項1に記載の半導体 10 装置の製造方法。

【請求項3】 半導体基板に設けられたトレンチを埋込 むように形成された分離酸化膜を備える半導体装置であ

前記分離酸化膜の上部中央近傍のみに該分離酸化膜の軟 化点を低下させる元素からなる物質を有する、半導体装 置。

【請求項4】 半導体基板にトレンチを形成し、該トレ ンチを埋込むように分離酸化膜を形成する工程と、

前記分離酸化膜の表面にシリコンを注入することによ り、前記分離酸化膜の表面から所定の深さにかけてシリ コンを分布させる工程と、

前記分離酸化膜に熱処理を加える工程とを含む、半導体 装置の製造方法。

【請求項5】 半導体基板にトレンチを形成し、該トレ ンチを埋込むように分離酸化膜を形成する工程と、

前記分離酸化膜の上に非晶質シリコン膜を形成する工程 と、

前記分離酸化膜および前記非晶質シリコン膜に熱処理を 加える工程とを含む、半導体装置の製造方法。

【請求項6】 前記分離酸化膜を形成する工程が、CV D法によってCVD酸化膜を形成することにより行なわ れる、請求項1、請求項2、請求項4および請求項5の いずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、特に、トレンチに埋込まれた分離 酸化膜を備える半導体装置およびその製造方法に関する ものである。

[0002]

【従来の技術】従来より、半導体基板にトレンチを形成 し、このトレンチを分離酸化膜で埋込むことにより、索 子形成領域の分離を行なう半導体装置の製造方法が行な われている。以下、従来の半導体装置の製造方法を図1 6~図24に基づいて説明する。

【0003】まず、シリコン基板101の表面から所定 の深さにかけて、シリコン基板101の主表面を熱酸化 することにより膜厚10nm~30nmのシリコン酸化 膜102を形成する。次に、SiH2Cl2およびNH 50 化膜104の表面がシリコン基板101の表面より下側

3 を用いて、温度条件630℃~800℃のCVD (Ch emical Vapor Deposition) 法により、シリコン酸化膜 102の上に膜厚50nm~400nmのシリコン窒化 膜103を形成する。その後、フォトリソグラフィ技術 およびドライエッチング技術を用いることにより、トレ ンチ120を形成する。さらに、圧力条件1.2Tor r~5 Torr、温度条件630℃~720℃で珪酸エ チルまたは珪酸エチルおよび酸素等を含む酸化性ガスを 用いる熱CVD法により、CVD酸化膜104をトレン チ120を埋込みながら、シリコン室化膜103の上に も形成する。このとき、トレンチ120の中央上部のC VD酸化膜104には、非密着面105が形成される (図16参照)。

【0004】次に、図17に示すように、プラズマエッ チングによるエッチバックまたはCMP (Chemical Mec hanical Polishing) 法による研磨等により、シリコン 窒化膜103の表面が露出するまで、CVD酸化膜10 4を上部から除去する。その後、温度条件1000℃以 上の水蒸気雰囲気で熱酸化処理を行なうことで、CVD 20 酸化膜の緻密化を行なう。このとき、緻密化されたCV D酸化膜106、シリコン窒化膜103の側面が酸化さ れた酸化膜107およびトレンチ開口上端部分でシリコ ン基板101が酸化された酸化膜108が形成される。 【0005】次に、図18に示すように、シリコン窒化

膜103を燐酸等を用いて除去する。その後、シリコン 酸化膜102をフッ酸等を用いて除去することにより、 図19に示すように、素子間を電気的に分離するための 分離酸化膜109が形成される。次に、素子形成領域に ゲート酸化膜110を形成する。その後、この分離酸化 膜109およびMOSトランジスタが形成される素子形 成領域のゲート酸化膜110の上を横断するように、た とえば、DRAM (Dynamic Random Access Memory) の ワード線のような配線111を設けると、図20に示す ような状態となる。

【0006】しかしながら、上記の製造方法によって形 成されたトレンチ120のアスペクト比が大きい場合、 トレンチ120を埋込むように形成された分離酸化膜1 09の上部中央にディンプル112が発生することがあ る。このディンプル112の上を配線111が横断する 40 場合、配線111が、薄膜であれば、このディンプル1 12のために配線111にも段差ができ、それにより、 断線することがある。また、配線1110形成時にディ ンプル112に沿って非晶質または多結晶質のシリコン のエッチング残渣を生じ、その残渣によって、隣接する 配線111同士の間で短絡を生じる恐れがある。この問 題点を解消する従来の方法として、たとえば、特開昭6 3-197355号公報に記載の技術がある。

【0007】同公報に記載の技術においては、図16の 状態でCVD酸化膜104を除去するときに、CVD酸

おける、分離酸化膜の軟化点を低下させる元素からなる 物質を分布させる方法は、イオン注入または熱拡散法に よって行うこともできる。

4

になるまでエッチバックし、図21に示すようなCVD酸化膜106を形成する。次に、図22に示すように、トレンチ120の上部およびシリコン基板101を埋込むように多結晶シリコン膜115を形成する。その後、図23に示すように、多結晶シリコン膜115を熱酸化し、シリコン酸化膜116をCVD酸化膜106の上に形成する。次に、CMP法で研磨し、図24に示すように、CVD酸化膜106の上に、その表面が平坦化された分離酸化膜117を形成する。

【発明が解決しようとする課題】しかしながら、上記特

【0014】また、請求項1または請求項2に記載の製造方法により、請求項3のような構造、すなわち、半導体基板上に設けられたトレンチを埋込むように分離酸化膜の上部中央近傍にのみ、分離酸化膜の軟化点を低下させる物質が残存する構造を形成することができる。このような構造によれば、トレンチを埋込む分離酸化膜の全10体にわたって、その軟化点を低下させる物質が分布する場合のような、その物質による分離耐圧の劣化をもたらすことがないという利点がある。

[8000]

【0015】請求項4に記載の半導体装置の製造方法は、半導体基板にトレンチを形成し、このトレンチを埋込むように分離酸化膜を形成する工程と、分離酸化膜の表面にシリコンを注入することにより、分離酸化膜の表面から所定の深さにかけてシリコンを分布させる工程と、分離酸化膜に熱処理を加える工程とを含んでいる。

開昭 63-197355 号公報に配載の技術による分離酸化膜 117 を形成するための表面の平坦化工程では、図 23 に示すように、多結晶シリコン 116 を熱酸化する工程を有しており、通常、図 22 の状態で多結晶シリコン膜 115 を CV D酸化膜 106 の表面まで熱酸化するには長時間を要する。そのため、その長時間行なわれるの熱酸化の工程において、トレンチ 120 を形作っているシリコン基板 101 表面の角部がさらに酸化されているシリコン基板 101 表面の角部がさらに酸化され、図 231 に示すように、酸化膜 108 が形成されてしまう。そのため、特開昭 63-197355 号公報に記載の従来技術では、素子形成領域 118 の面積は小さくなり、トランジス 95 の活性領域が形成できない等の不都合を生じることがある。

【0016】このような工程を有する半導体装置の製造 20 方法においては、分離酸化膜の上に形成されたシリコン に熱処理を加える工程で、分離酸化膜上部中央に発生し たディンプルが溶解することにより、その窪みを埋込む ことができる。そのため、ディンプルを有することによ り生じていた分離酸化膜上部を横断する配線の断線およ び隣り合う配線同士の短絡を防止することが可能とな る。

【0009】本発明は、上記の問題点を解消するためになされたものであり、その目的は、素子形成領域の必要面積を確保でき、かつ、配線の断線または隣接する配線同士の短絡を防止するために、トレンチの表面中央にディンプルが残存することを抑制することである。

【0017】また、従来技術のように半導体基板の全面にわたって形成された多結晶シリコンを長時間熱処理する工程がないため、トレンチを形成するシリコン基板の表面角部が酸化されず、素子形成領域の面積を正確に確保することができる。

[0010]

【0018】請求項5に記載の半導体装置の製造方法は、半導体基板にトレンチを形成し、トレンチを埋込むように分離酸化膜を形成する工程と、分離酸化膜の上に非晶質シリコン膜を形成する工程と、分離酸化膜および非晶質シリコン膜に熱処理を加える工程とを含んでいる。

【課題を解決するための手段】請求項1に記載の半導体装置の製造方法は、半導体基板にトレンチを形成し、トレンチを埋込むように分離酸化膜を形成する工程と、分離酸化膜の表面から所定の深さにかけて、この分離酸化膜の軟化点を低下させる元素を分布させる工程と、分離酸化膜に熱処理を加える工程とを含んでいる。

【0019】このような工程を有する半導体装置の製造方法においては、分離酸化膜の上に形成された非晶質シリコン膜に熱処理を加える工程で、分離酸化膜上部中央に発生したディンプルの窪みを埋込むことができる。そのため、ディンプルを有するために生じていた分離酸化膜上部を横断する配線の断線および隣り合う配線同士の短絡を防止することが可能となる。

【0011】このような工程を有する半導体装置の製造方法においては、分離酸化膜の軟化点を低下させる元素からなる物質が分離酸化膜を熱処理により軟化させる工程で、分離酸化膜上部中央に発生したディンプルが溶解 40 して、その窪みを埋込むことができる。そのため、ディンプルを有することにより生じていた、分離酸化膜の上を横断する配線の断線および隣り合う配線同士の短絡を防止することが可能となる。

【0020】また、非晶質シリコン膜が分離酸化膜の表面中央部にのみ形成されるため、従来技術のように長時間熱処理を加えることなく、トレンチに埋込まれたCVD酸化膜の表面中央に形成されたディンプルを平坦化することができる。それにより、トレンチを形成するシリコン共振の表面を観が飲化されず、ボス形成が構みでなる。

【0012】また、従来技術のように半導体基板の全面にわたって形成された多結晶シリコンを長時間熱処理する工程がないため、トレンチを形成するシリコン基板の表面角部が酸化されず、索子形成領域の面積を正確に確保することができる。

【0013】請求項1に記載の半導体装置の製造方法に 50 コン基板の表面角部が酸化されず、素子形成領域の面積

を正確に確保することができる。さらに、非晶質シリコン膜は、その結晶構造が小さく、多結晶シリコン等よりもディンプルに入り込み易いため、ディンプルの埋込みにより適している。

【0021】請求項6に記載の半導体装置の製造方法は、請求項1、請求項2、請求項4または請求項5のいずれかに記載の半導体装置の製造方法ににおいて、分離酸化膜を形成する工程が、CVD法によってCVD酸化膜を形成することにより行なわれる。

【0022】上記従来技術のような問題点を有するディンプルは、CVD酸化膜により発生し易いため、請求項1、請求項2、請求項4または請求項5のいずれかに記載の半導体装置の製造方法を、トレンチを埋込む酸化膜がCVD酸化膜で形成される本発明の半導体装置の製造方法に用いることで、より効果的に配線の断線および配線同士の短絡を防止し得るという請求項1、請求項2、請求項4または請求項5に記載の半導体装置の製造方法の作用効果を利用することができる。

[0023]

【発明の実施の形態】以下、本発明の実施の形態を図に 20 基づいて説明する。

【0024】 (実施の形態1)まず、本発明の実施の形 態1を図1~図6を用いて説明する。シリコン基板1を 熱酸化することにより、シリコン基板1の表面から所定 の深さにかけて膜厚10nm~30nmのシリコン酸化 膜2を形成する。次に、SiH2Cl2 およびNH3を 用いて630℃~800℃の温度条件でCVD法により シリコン酸化膜2の上に膜厚50nm~400nmのシ リコン窒化膜3を形成する。その後、リソグラフィ技術 によりレジスト膜をパターニングした後、ドライエッチ ング技術を用いて、シリコン基板1、シリコン酸化膜2 およびシリコン窒化膜3を貫くようにトレンチを形成す る。さらに、珪酸エチルまたは珪酸エチルおよび酸素を 含む酸化性ガスを用い、630℃~720℃の温度条件 で熱CVD法によりCVD酸化膜4をトレンチ20およ びシリコン窒化膜3の上に形成し、図1に示す構造とな る。

【0025】次に、図2に示すように、プラズマによるエッチングによるエッチバックあるいはCMP法等の研磨により、シリコン窒化膜3の表面が露出するまでCVD酸化膜4を除去し、CVD酸化膜6を形成する。

【0026】次に、図3に示すように、イオン注入により、ホウ素等のガラス軟化点温度を低下させる物質を、CVD酸化膜6の上表面から所定の深さにかけて分布させた軟化物質層14を形成する。

【0027】その後、850℃以上の水蒸気雰囲気中で 18が酸化熱酸化処理を行なうことにより、軟化物質層14が軟化 CVD酸化して非密着面5を密着させる。それにより、図4に示す 3の側面がように、分離酸化膜となるCVD酸化膜6の上部中央の 成するシリディンプル12は、平坦化される。このとき、非密着面 50 成される。

5が宏着化されたCVD酸化膜6、シリコン窒化膜3の側面が酸化された酸化膜7およびトレンチ開口上端部分において、シリコン基板1が酸化された酸化膜8が形成される。

【0028】次に、図5に示すように、シリコン窒化膜3を燐酸を用いて除去し、その後、シリコン酸化膜2をフッ酸を用いて除去することにより、素子間を電気的に分離するため分離酸化膜16が形成される。次に、分離酸化膜16の間の索子形成領域にゲート酸化膜10を形成する。次に、ゲート酸化膜10および分離酸化膜16上を横断するように配線11が形成され、図6に示すような構造となる。

【0029】このような製造方法を用いることにより、ディンプル12が残存する非密着面5を軟化させることができるため、図5および図6に示すように、分離酸化膜16の表面を比較的平坦にできる。そのため、配線11の断線および隣り合う配線11同士の短絡を防止することが可能となる。また、分離酸化膜16を軟化させるために用いたホウ素等の元素が、分離酸化膜16の上部中央にのみ残っているため、直接ホウ素等を含有するシリコン酸化膜等でトレンチ20を埋込む場合に比べて、分離耐圧が高く、トランジスタのチャネル濃度への影響を抑えた素子分離構造となっている。

【0030】さらに、従来技術のように堆積させた多結晶シリコンを長時間熱酸化する工程を含んでいないため、トレンチを形成するシリコン基板1の表面角部がさらに酸化され、その結果、酸化膜8は大きくならず、半導体装置は、素子形成領域の必要面積を確保することができる。

「【0031】本実施の形態では、酸化膜の軟化点を低下させるためにポロンをイオン注入することにより分布させたが、気相、液相、または、固相での熱拡散法により分布させてもよい。

【0032】(実施の形態2)次に、本発明の実施の形 態2の半導体装置の製造方法を、図7~図10を用いて 説明する。まず、実施の形態1と同様の工程によって、 図2に示すように、半導体基板1、酸化膜2および窒化 膜3を貫通するように形成されたトレンチ20にCVD 酸化膜6を形成する。その後、図7に示すように、イオ 40 ン注入により、CVD酸化膜6の上表面から所定の深さ にかけてシリコンを注入し、シリコン過剰層18を形成 する。このとき、イオン注入されたシリコンのエネルギ ーにより分子配列が再配列されて非密着面5は消失して いる。その後、950℃以上の水蒸気雰囲気で熱酸化処 理を行なうことで、図8に示すように、シリコン過剰層 18が酸化されてその表面は平坦になり、緻密化された CVD酸化膜6が形成されるとともに、シリコン窒化膜 3の側面が酸化された酸化膜7およびトレンチ20を形 成するシリコン基板1の角部が酸化された酸化版8が形

【0033】次に、シリコン窒化膜3を燐酸を用いて除 去し、その後、シリコン酸化膜2をフッ酸を用いて除去 することにより、素子間を電気的に分離するため分離酸 化膜16が形成される(図9参照)。次に、分離酸化膜 16の間にゲート酸化膜10を形成する。次に、ゲート 酸化膜10および分離酸化膜16の上を横断するように 配線11が形成され、図10に示す構造となる。

【0034】このような製造方法を用いることにより、 注入されたシリコンに熱処理を加えて、ディンプル12 を形成する非密着面5を軟化させることができるため、 分離酸化膜16の表面を平坦にすることができる。その ため、このような製造方法を用いることにより、上記実 施の形態1に記載の半導体装置の製造方法と同様の効果 が得られる。

【0035】また、従来技術のように、半導体基板の全 面にわたって形成された多結晶シリコンに長時間熱処理 を加える工程はなく、トレンチに埋込まれたCVD酸化 膜4の表面中央に形成されたディンプル12に熱処理を 加えるだけで、CVD酸化膜4を平坦化することができ る。それにより、トレンチ20を形成するシリコン基板 20 される。 1の表面角部が酸化された酸化膜8を素子形成領域の広 い範囲にわたって形成せず、素子形成領域の必要面積を 確保することができる。

【0036】(実施の形態3)実施の形態3の半導体装 置の製造方法を図11~図15を用いて説明する。ま ず、実施の形態1と同様の工程によって、図2に示すよ うに、半導体基板1、酸化膜2および窒化膜3を貫通す るように形成されたトレンチ20およびシリコン窒化膜 3の上にCVD酸化膜6を形成する。その後、図11に 示すように、熱CVD法やスパッタ法等により、CVD 酸化膜6の上に非晶質シリコン22を形成する。次に、 図12に示すように、プラズマ等を利用したドライエッ チングで非晶質シリコン膜22をエッチバックする。こ のとき、CVD酸化膜6の表面のディンプル12に非晶 質シリコン膜22の残膜が残る。

【0037】その後、950℃以上の水蒸気雰囲気で熱 酸化処理を行なうことで、図13に示すように、非晶質 シリコン膜22が酸化されてシリコン酸化膜23が形成 される。このとき同時に、緻密化されたCVD酸化膜 6、シリコン窒化膜3の側面が酸化された酸化膜7およ びトレンチ20を形成するシリコン基板1の角部に酸化 膜8が形成される。次に、図14に示すように、シリコ ン窒化膜3を燐酸を用いて除去し、その後、シリコン酸 化膜2をフッ酸を用いて除去することにより、素子間を 電気的に分離するため分離酸化膜16が形成される。次 に、分離酸化膜16の間にゲート酸化膜10を形成す る。次に、ゲート酸化膜10および分離酸化膜16上を 横断するように配線11が形成され、図15に示すよう な構造となる。

【0038】このような製造方法を用いることにより、

ディンプル12に埋込まれた非晶質シリコン膜22が酸 化されてシリコン酸化膜23になることにより、分離酸 化膜の表面は平坦化され、上記実施の形態2に記載の半 導体装置の製造方法と同様の効果が得られる。

【0039】また、非晶質シリコン膜22が分離酸化膜 6の表面中央部のみに形成されるため、長時間熱処理を 加えることなく、トレンチ20に埋込まれたCVD酸化 膜6の表面中央に形成されたディンプル12を平坦化す ることができる。それにより、トレンチ20を形成する 10 シリコン基板1の表面角部がさらに酸化されず、案子形 成領域の必要面積を確保することができる。さらに、非 晶質シリコン膜22は、その結晶構造が小さく、ディン プル12の埋込みにより適しているため、空隙等が形成 されにくく、より正確に平坦化できる。

【0040】なお、今回開示された実施の形態はすべて の点で例示であって制限的なものではないと考えられる べきである。本発明の範囲は上記した説明ではなく特許 請求の範囲によって示され、特許請求の範囲と均等の意 味および範囲内でのすべての変更が含まれることが意図

[0041]

【発明の効果】請求項1または請求項2に記載の半導体 装置の製造方法によれば、分離酸化膜の軟化点を低下さ せる元素からなる物質が分離酸化膜を軟化させる工程 で、分離酸化膜上部中央に発生したディンプルを埋込む ことができる。そのため、ディンプルを有することによ り生じていた、分離酸化膜上部を横断する配線の断線お よび隣り合う配線同士の短絡を防止し得る半導体装置を 提供することができる。

【0042】また、請求項1または請求項2に記載の製 造方法によれば、請求項3に記載のような、分離酸化膜 の軟化点を低下させる物質による分離耐圧の劣化を生じ ることのない半導体装置のトレンチ構造を形成すること ができる。

【0043】請求項4に記載の半導体装置の製造方法に よれば、分離酸化膜の上に形成されたシリコンに熱処理 を加える工程で、分離酸化膜上部中央に発生したディン プルの窪みを埋込むことができる。そのため、ディンプ ルを有することにより生じていた、分離酸化膜上部を横 断する配線の断線および隣り合う配線同士の短絡を防止 し、かつ、案子形成領域の必要面積を確保することがで きる。

【0044】請求項5に記載の半導体装置の製造方法に よれば、分離酸化膜の上に形成された非晶質シリコン膜 に熱処理を加える工程で、分離酸化膜上部中央に発生し たディンプルを埋込むことができる。そのため、ディン プルを有するために生じていた分離酸化膜上部を横断す る配線の断線および隣り合う配線同士の短絡を防止し、 かつ、索子形成領域の必要面積を確保することができ 50 る。さらに、非晶質シリコンは、その結晶構造が小さ

く、多結晶シリコン等よりもディンプルに入り込み易い ため、ディンプルの埋込みにより適している。

【0045】請求項6に記載の半導体装置の製造方法に よれば、請求項1、請求項2、請求項4または請求項5 のいずれかに記載の半導体装置の製造方法をCVD酸化 膜が形成される本発明の半導体装置の製造方法に用いる ことで、より効果的に配線の断線および配線同士の短絡 を防止し得る。

【図面の簡単な説明】

本発明の実施の形態1における半導体装置の 製造方法において、トレンチにCVD酸化膜を形成した 直後の状態の断面を示す図である。

本発明の実施の形態1における半導体装置の 製造方法において、CVD酸化膜をエッチバックした直 後の状態の断面を示す図である。

【図3】 本発明の実施の形態1における半導体装置の 製造方法において、分離酸化膜のガラス軟化点を低下さ せるためにホウ素をイオン注入した直後の状態の断面を 示す図である。

【図4】 本発明の実施の形態1における半導体装置の 20 製造方法において、ガラス軟化点を低下させるホウ素を 含む分離酸化膜を熱処理し非密着面を融合させた直後の 状態の断面を示す図である。

【図5】 本発明の実施の形態1における半導体装置の 製造方法において、シリコン酸化膜およびシリコン窒化 膜を除去した直後の状態の断面を示す図である。

本発明の実施の形態1における半導体装置の 製造方法において、配線が素子形成領域および分離酸化 膜の上を横断した状態の断面を示す図である。

本発明の実施の形態2における半導体装置の 製造方法において、シリコンを注入した直後の状態の断 面を示す図である。

【図8】 本発明の実施の形態2における半導体装置の 製造方法において、シリコンを含む分離酸化膜を熱処理 した直後の状態の断面を示す図である。

【図9】 本発明の実施の形態2における半導体装置の 製造方法において、シリコン酸化膜およびシリコン窒化 膜をエッチングした直後の状態の断面を示す図である。

【図10】 本発明の実施の形態2における半導体装置 の製造方法において、索子形成領域および分離酸化膜の 40 示す図である。 上を横断する配線を形成した直後の状態の断面を示す図 である。

【図11】 本発明の実施の形態3における半導体装置 の製造方法において、非晶質シリコン膜を形成した直後 の状態の断面を示す図である。

【図12】 本発明の実施の形態3における半導体装置 の製造方法において、非晶質シリコン膜をエッパックし

た直後の状態の断面を示す図である。

【図13】 本発明の実施の形態3における半導体装置 の製造方法において、非晶質シリコン膜を熱処理した直 後の状態の断面を示す図である。

【図14】 本発明の実施の形態3における半導体装置 の製造方法において、シリコン酸化膜およびシリコン窒 化膜を除去した直後の状態の断面を示す図である。

【図15】 本発明の実施の形態3における半導体装置 の製造方法において、案子形成領域および分離酸化膜の 10 上を配線が横断した直後の状態の断面を示す図である。

【図16】 従来の半導体装置の製造方法において、ト レンチにCVD酸化膜を形成した直後の状態の断面を示 す図である。

【図17】 従来の半導体装置の製造方法において、C VD酸化膜をエッチバックした直後の状態の断面を示す 図である。

【図18】 従来の半導体装置の製造方法において、シ リコン窒化膜を除去した直後の状態の断面を示す図であ

【図19】 従来の半導体装置の製造方法において、シ リコン酸化膜を除去した直後の状態の断面を示す図であ

【図20】 従来の半導体装置の製造方法において、配 線が素子形成領域および分離酸化膜の上を横断した直後 の状態の断面を示す図である。

【図21】 特開昭63-197355号公報に記載の 半導体装置の製造方法において、CVD酸化膜をエッチ バックした直後の断面の状態を示す図である。

【図22】 特開昭63-197355号公報に記載の 半導体装置の製造方法において、分離酸化膜および半導 体基板の上に多結晶シリコンを形成した直後の断面の状 態を示す図である。

【図23】 特開昭63-197355号公報に記載の 半導体装置の製造方法において、多結晶シリコンを酸化 することにより、シリコン酸化膜を形成した直後の断面 の状態を示す図である。

【図24】 特開昭63-197355号公報に記載の 半導体装置の製造方法において、シリコン酸化膜をエッ チバックし、分離酸化膜を形成した直後の断面の状態を

【符号の説明】

1 シリコン基板、2,23 シリコン酸化膜、3 シ リコン窒化膜、4,6CVD酸化膜、5 非密着面、


7,8 酸化膜、9,16 分離酸化膜、10ゲート酸 化膜、11 配線、12 ディンプル、14 軟化物質 層、18 シリコン過剰層、22 非晶質シリコン膜。


9


REST AVAILABLE COPY


(7)


特開2000-31263






















BEST AVAILABLE COPY


(8)


特開2000-31263








【図10】
















【図16】






BEST AVAILABLE COPY


(9)

特開2000-31263


[図19]




【図20】




[図21]



【図22】



【図23】



[図24]

